UNIVERSIDAD NACIONAL DE TUCUMÁN

Facultad de Ciencias Exactas y Tecnología



Electrónica II

Actividad N°5:

Tema: Contadores.

ALUMNO/A: Abregú Cervantes, Carlos Eduardo

CARRERA: Ingeniería Electrónica

Año: 2026

1. Investigación bibliográfica.

1.1. Funcionamiento del cerrojo D (Latch D)

Un cerrojo D o latch D, es un circuito secuencial básico de almacenamiento de 1 bit que elimina los problemas de estado indefinido del cerrojo S-R al unificar las entradas en una sola línea de datos.




Figura 7-12 Latch D: a) diseño de círculo empleando compuertas, NAND; b) tabla de función, c) símbolo lógico.

Entradas:

- **D (Datos):** Especifica que valor se quiere almacenar.
- **C (Control o habilitación):** Determina cuando el circuito permite el flujo de datos.

Salidas:

- **Q:** Salida principal
- $\boldsymbol{Q_N}$ ***o*** $\boldsymbol{\overline{Q}}$**:** Salidas complementarias

Funcionamiento según la señal de control “C”.

- Modo “Transparente” (C = 1):

Cuando la habilitación esta en nivel alto, el cerrojo está abierto. La salida Q sigue de manera directa el valor de la entrada D (Q = D). Si D cambia, Q cambia.

- Modo de bloqueo/memoria (C = 0):


Cuando la habilitación esta en nivel bajo, el cerrojo se cierra. El circuito bloquea cualquier cambio de entrada D y la salida Q retiene el ultimo valor que tenía antes de que C cayera a un nivel bajo.

1.2. Funcionamiento del flip-flop D maestro-esclavo.

Mientras que el cerrojo D actualiza su salida cuando la señal de habilitación esta activa (nivel alto), el flip-fop D maestro-esclavo actualiza su salida únicamente en el instante en que se produce un flanco de reloj (de subida o de bajada), permaneciendo insensible a los cambios en la entrada de datos el resto del tiempo.


El circuito se construye conectando en cascada dos cerrojos D controlados por señales de reloj complementarias ($CLK\ y\ \overline{CLK}$).

Figura 7-24 Flip-flop S-R maestro/esclavo: a) circuito que utiliza latchs S-R; b) tabla de función; c) símbolo lógico.



(b)

S	R	C	Q	QN
x	x	0	última Q	última QN
0	0	⊓	última Q	última QN
0	1	⊓	0	1
1	0	⊓	1	0
1	1	⊓	indef.	indef.



El maestro: Es el primer cerrojo. Muestrea y sigue la entrada de datos (D) cuando la señal de reloj está en un nivel bajo (CLK = 0).

El esclavo: Es el segundo cerrojo. Recibe la salida del maestro y la transfiere a la salida principal del circuito (Q) cuando la señal de reloj cambia a nivel alto (CLK = 1).

Funcionamiento:

Durante el semiciclo bajo (CLK = 0): el maestro está abierto y el esclavo está cerrado. El valor presente en la entrada D se propaga y se almacena en el nodo intermedio entre ambos cerrojos, pero aun no afecta a la salida Q.

En el flanco ascendente (CLK pasa de 0 a 1): el maestro se cierra bloqueando cualquier cambio posterior en D y el esclavo se abre, transfiriendo inmediatamente el valor que tenía guardado el maestro hacia la salida Q.

Durante el semiciclo alto (CLK = 1): La salida Q mantiene el valor transferido y la entrada D es ignorada ya que el maestro permanece aislado.

1.3. Concepto de registro.

Un registro es un circuito secuencial cuya función principal es almacenar un vector de "n" bits durante un tiempo indefinido.

Estructura: Está compuesta por una colección de n flip-flops D que comparten una señal de reloj común "CLK", de modo que todos los bits del registro se actualizan simultáneamente en el mismo flanco de reloj.

Almacenamiento múltiple: Se utilizan comúnmente para almacenar un conjunto de bits relacionados (como un byte o una palabra de datos en una computadora), aunque también pueden almacenar bits de datos independientes o información de control.

Señales de control típicas:

- **LOAD (carga en paralelo):** Permite decidir si en el próximo flanco de reloj el registro actualiza su contenido con los nuevos valores de entrada (LOAD = 1) o si mantiene su estado actual (LOAD = 0, función de retención o memoria).
- **RESET / CLEAR (Borrado/Inicialización):** Una entrada adicional (generalmente asincrónica) que permite llevar todos los bits del registro a un estado conocido (por lo general, ceros) de forma independiente de la señal de reloj.

1.4. Concepto de circuito secuencial.

Un circuito secuencial es un sistema digital cuyas salidas dependen tanto de las entradas actuales como de la secuencia de entradas anteriores (es decir, de su historia o estado pasado). Para que el circuito pueda "recordar" eventos pasados, incorpora elementos de almacenamiento interno (como biestables, cerrojos o registros).

Ejemplos de uso: contador, reloj digital, código de cerradura electrónica, etc.

1.5.Concepto de circuito secuencial asincrónico.

Un sistema secuencial asíncrono es aquel cuyo funcionamiento temporal es libre, es decir, la variación de las entradas, los estados y las salidas no está sometida a ninguna restricción o referencia externa (como una señal de reloj).

Como su funcionamiento no se ve controlado por tiempo, las limitaciones temporales están dadas puramente por los tiempos de propagación internos del circuito. Debido a esto, su comportamiento es muy sensible a las variaciones en los retardos de sus componentes y se hace mayor a medida que el circuito aumenta su complejidad. Debido a esto es preferible trabajar más con circuitos síncronos los cuales son menos sensibles a estos efectos.

1.6. Concepto de circuito secuencial sincrónico.

Su funcionamiento se basa en un control temporal a través de una señal externa llamada reloj (CLOCK).

Al verse controlado por los ciclos de reloj, los transitorios y retaros de propagación de cada compuerta tienen tiempo para estabilizarse dentro de cada ciclo lo que elimina el problema de la sensibilidad que tendría un circuito asincrónico.

1.7. Máquinas de estado finito.

Una máquina de estado finito (Finite State Machine o FSM) es un modelo matemático y conceptual que se utiliza para diseñar sistemas secuenciales complejos cuyos comportamientos históricos posibles se pueden agrupar en un número finito de clases de equivalencia (a las cuales llamamos estados).

Gracias a esto, el sistema no necesita una memoria infinita para recordar toda la historia pasada de las entradas, sino únicamente el estado actual en el que se encuentra.

Estructura general:

- **Conjunto finito de entradas (X):** donde ingresan los datos o señales del exterior.
- **Conjunto finito de salidas (Z):** donde salen los resultados que el sistema transmite al exterior.
- **Conjunto finito de estados (S):** variables internas que almacenan información sobre el pasado relevante.
- Dos funciones combinacionales principales:
    - **Función de salida (H o G):** determina el valor de salida en función de las entradas actuales y/o el estado actual ($z(t) = H(x(t), s(t))$).
    - **Función de transición de estados (G o F):** Determina cuál será el estado próximo del sistema para el siguiente ciclo de reloj, basándose en la entrada actual y el estado en el que se encuentra ($s(t+1) = G(x(t), s(t))$).

Tipos principales de FSM.

Dependiendo de cómo se generen las salidas, las máquinas de estado se dividen en dos grandes categorías:

- **Máquina de Moore:** Las salidas dependen únicamente del estado actual en el que se encuentra la máquina.
- **Máquina de Mealy:** Las salidas dependen tanto del estado actual como de las entradas actuales.